VHDL - Mentor masters graphical entry for VHDL/Verilog

被引：0

|

作者：

Mann, D

机构：

来源：

ELECTRONIC ENGINEERING | 1997年 / 69卷 / 843期

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：27 / 27

页数：1

相关论文

共 50 条

[21] THE VHDL/VERILOG DEBATE CONTINUES - HOW WILL THEY SHARE THE COVETED CROWN
TUCK, B
COMPUTER DESIGN, 1993, 32 (01): : 77 - &
[22] Code-coverage tool checks VHDL and Verilog designs
Prophet, G
EDN, 1999, 44 (03) : 20 - 20
[23] Entry-level VHDL tool for PC
不详
ELECTRONIC ENGINEERING, 1996, 68 (838): : 14 - 14
[24] VHDL─A:VHDL的扩展
肖立伊
叶以正
微电子学与计算机, 1998, (04) : 37 - 39
[25] MENTOR 1ST EDA VENDOR TO IMPLEMENT VHDL
HARDING, B
COMPUTER DESIGN, 1989, 28 (04): : 7 - &
[26] Verilog-VHDL翻译器设计与实现
胡燕翔
刘明业
计算机辅助设计与图形学学报, 2004, (08) : 1074 - 1079
[27] VHDL and Verilog fundamentals - Design entities, data types, and data objects
Smith, DJ
EDN, 1997, 42 (03) : 163 - &
[28] 硬件描述语言VHDL到Verilog的翻译
郭建
刘建元
杜慧敏
韩俊刚
郝克刚
华庆一
西北大学学报(自然科学版), 2000, (01) : 15 - 19
[29] SOURCE-LEVEL VERILOG/VHDL TOOLS SIGNAL CHANGE IN HARDWARE DESIGN
PELL, R
ELECTRONIC PRODUCTS MAGAZINE, 1995, 37 (10): : 18 - 21
[30] Verilog与VHDL时序控制机制比较及转换方法
胡燕翔
刘明业
计算机工程, 2004, (10) : 32 - 34

← 1 2 3 4 5 →