Open-source design of integrated circuits

This paper presents the design of a self-clocked 12-bit non-binary fully differential SAR-ADC using the SKY130 open-source PDK. The entire mixed-signal circuit design and layout were created with free and open-source software. The ADC reaches a sample rate of up to 1.44 MS/s at 1.8 V supply while consuming 703 mu\documentclass[12pt]{minimal} \usepackage{amsmath} \usepackage{wasysym} \usepackage{amsfonts} \usepackage{amssymb} \usepackage{amsbsy} \usepackage{mathrsfs} \usepackage{upgreek} \setlength{\oddsidemargin}{-69pt} \begin{document}$$\upmu$$\end{document}W of power on a small 0.175 mm2\documentclass[12pt]{minimal} \usepackage{amsmath} \usepackage{wasysym} \usepackage{amsfonts} \usepackage{amssymb} \usepackage{amsbsy} \usepackage{mathrsfs} \usepackage{upgreek} \setlength{\oddsidemargin}{-69pt} \begin{document}$${}<^>{2}$$\end{document} area. A configurable decimation filter can increase the ADC resolution up to 16 bits while using an oversampling factor of 256. A 9-bit thermometer-coded and 3-bit binary-coded DAC matrix using a 448 aF waffle-capacitor results in a total capacitance of 1.83 pF per input. Realizations of configurable analog functions using the form factor of SKY130 high-density standard cells allow the parametrization of an analog circuit in a hardware description language and hardening of the macro in an intentionally digital workflow. Dieses Manuskript beschreibt das Design eines selbsttaktenden, volldifferenziellen, nichtbinaren 12-Bit SAR-ADC, welcher fur die SKY130-Technologie mit einem Open Source-PDK entwickelt wurde. Das Schaltungsdesign bis hin zum produktionsfertigen Layout wurde ausschliesslich mit freier Open Source-Software erstellt. Der ADC erreicht eine Abtastrate von bis zu 1,44 MS/s bei einer Versorgungsspannung von 1,8 V. Die Leistungsaufnahme liegt dabei bei 703 mu\documentclass[12pt]{minimal} \usepackage{amsmath} \usepackage{wasysym} \usepackage{amsfonts} \usepackage{amssymb} \usepackage{amsbsy} \usepackage{mathrsfs} \usepackage{upgreek} \setlength{\oddsidemargin}{-69pt} \begin{document}$$\upmu$$\end{document}W. Der komplette SAR-ADC mit allen zugehorigen Schaltungskomponenten nutzt 0,175 mm2\documentclass[12pt]{minimal} \usepackage{amsmath} \usepackage{wasysym} \usepackage{amsfonts} \usepackage{amssymb} \usepackage{amsbsy} \usepackage{mathrsfs} \usepackage{upgreek} \setlength{\oddsidemargin}{-69pt} \begin{document}$${}<^>{2}$$\end{document} Flache. Mittels eines konfigurierbaren, digitalen Dezimierungsfilters mit einer maximalen uberabtastrate von 256 kann die Auflosung des SAR-ADCs auf bis zu 16 Bit erhoht werden. Der SAR-ADC nutzt eine 12-Bit DAC-Matrix, welche in 9-Bit Thermometer- und 3-Bit binar-codierte Zellen aufgeteilt ist. Um eine moglichst gute ubereinstimmung der Zellen zu erreichen, wird die gesamte Matrix aus Einheitskondensatoren mit einer Kapazitat von 448 aF aufgebaut. Dies ergibt eine Gesamtkapazitat von 1,83 pF pro Eingang. Um den manuellen Design-Aufwand zu minimieren, wurde ein Teil der analogen Schaltung mittels eines digitalen Designablaufes realisiert. Dabei wurden zusatzliche Zellen im Formfaktor von digitalen Standardzellen der Technologie entwickelt. Damit konnen nun analoge Komponenten ohne zusatzliche Intervention vollautomatisch parametrisiert und bis zum fertigen Layout entworfen werden.