ATTAIN TESTABILITY WITH HIERARCHICAL DESIGN - GENERATE TEST VECTORS AUTOMATICALLY FOR SEQUENTIAL-CIRCUITS DESCRIBED IN HARDWARE DESCRIPTION LANGUAGES

被引：0
|
作者：
NURIE, GM
机构：
来源：
ELECTRONIC DESIGN | 1991年 / 39卷 / 12期
关键词：
D O I：
暂无
中图分类号：
TM [电工技术]; TN [电子技术、通信技术];
学科分类号：
0808 ; 0809 ;
摘要：
引用
收藏
页码：89 / &
相关论文
共 1 条
  • [1] TEST-GENERATION FOR CIRCUITS DESCRIBED IN PROCEDURAL HARDWARE DESCRIPTION LANGUAGES (HDLS)
    SAPIECHA, K
    CZICHON, T
    [J]. MICROPROCESSING AND MICROPROGRAMMING, 1986, 18 (1-5): : 371 - 379
1